這是一段繁體中文測試文字,包含粗體與斜體。數學:\(f(x) = \sum_{i=0}^{31} b_i 2^i\)。
重點框測試:RISC-V 是開放的指令集架構。
addi x1, x0, 10 # x1 = 10
add x2, x1, x1 # x2 = 2032
시리즈: RISC V Hardware
업데이트 2026-07-04
· 1 분 소요
中文測試
이 페이지의 원문은 다른 언어로 작성되었습니다.
한국어로 자동 번역 →
관련 글
RISC V Hardware
中文
업데이트 2026-07-04
結構與組織
計算機組織與結構導論Organization and Architecture / 結構化描述方法 / 計算機的功能與結構
글 읽기 →
RISC V Hardware
中文
업데이트 2026-07-04
計算機簡史
本章回顧計算機的演進歷史——從 ENIAC 與 von Neumann 的 IAS 機器,經電晶體、積體電路,到微處理器與現代多核心時代;並說明貫穿全書的核心議題:。我們將介紹摩爾定律及其影響、處理器與記憶體之間日益擴大的速度鴻溝、以及系統設計者為了「平衡」各部件效能所採取的手段。最後介紹效能量測的基本方法:時脈、CPI、MIPS、基準程式(benchmark)與 Amdahl 定律。本章對應 Stallings 第 2 章,並補充至現
글 읽기 →
RISC V Hardware
中文
업데이트 2026-07-04
計算機的部件與 von Neumann 設計
本章從頂層視角檢視計算機的功能與互連。首先詳述:提取(fetch)與執行(execute)兩大階段,以及機制如何讓處理器與緩慢的 I/O 裝置有效並行。接著討論三大模組(CPU、記憶體、I/O)之間必須傳遞的資訊類型,以及承載這些傳輸的:資料線、位址線、控制線的功能,匯流排階層的必要性,以及仲裁、時序等關鍵設計議題。本章對應 Stallings 第 3 章;所介紹的指令週期概念是第 22 章起 CPU 實作的直接基礎。
글 읽기 →
RISC V Hardware
中文
업데이트 2026-07-04
記憶體系統概觀
記憶體系統的設計目標是「以接近最便宜技術的單位成本,提供接近最昂貴技術的存取速度」,而達成此目標的關鍵就是與。本章先建立記憶體系統的特徵框架(容量、存取時間、傳輸率等),說明階層為何有效——;再深入快取設計的所有核心要素:容量、映射函數(直接、全關聯、集合關聯)、替換演算法、寫入策略、行大小與多層快取。本章對應 Stallings 第 4 章。
글 읽기 →
RISC V Hardware
中文
업데이트 2026-07-04
半導體主記憶體
本章深入主記憶體的實體層:半導體記憶體。首先比較 DRAM 與 SRAM 的單元結構與適用場景,介紹 ROM/PROM/EPROM/EEPROM/快閃記憶體家族;接著說明記憶體晶片的內部組織(位元陣列、位址多工、重新整理)與模組化擴充;然後介紹原理與漢明碼(Hamming code);最後概述為縮小處理器—記憶體鴻溝而生的先進 DRAM 組織:SDRAM、DDR 與現代演進。本章對應 Stallings 第 5 章。
글 읽기 →
RISC V Hardware
中文
업데이트 2026-07-04
磁碟
本章討論記憶體階層底部的大容量外部儲存。首先介紹磁碟的物理結構、資料組織與存取時間模型(尋道、旋轉延遲、傳輸);接著詳述以換取效能與可靠度的 0–6 各級;然後補充 Stallings 第 6 版之後的重大變革——;最後簡述光學儲存與磁帶。本章對應 Stallings 第 6 章並更新至現代。
글 읽기 →