第 1 章 7：FET / MOSFET 場效電晶體

MOSFET 是「現代電子的主角」。所有 CPU、GPU、記憶體、開關電源，都是由 MOSFET 構成。本章帶您理解這個改變世界的元件。

一、FET 家族

FET（Field Effect Transistor）家族：

FET
├── JFET（Junction FET 接面場效電晶體）
│   ├── N 通道
│   └── P 通道
└── MOSFET（Metal-Oxide-Semiconductor FET）
    ├── 增強型（Enhancement Mode）  ← 主流
    │   ├── NMOS
    │   └── PMOS
    └── 空乏型（Depletion Mode）
        ├── NMOS
        └── PMOS

本章重點是 增強型 MOSFET（Enhancement-mode MOSFET），這是現代電子的主流。

二、MOSFET 的結構

NMOS 增強型結構（最常見）：

        Gate (G)
          │
    [Metal/Polysilicon]
       ┌──────┐
       │ Oxide │  ← SiO₂ 絕緣層（極薄，奈米級）
       └──────┘
   ┌───┐    ┌───┐
   │ N+│    │ N+│
   └───┘    └───┘
   Source         Drain
       └─[ P型基板 ]─┘
              │
              Body / Substrate (B)

四個端點： - Drain（D 汲極） - Source（S 源極） - Gate（G 閘極） - Body（B 基板）：通常與 Source 連在一起

「Metal-Oxide-Semiconductor」名稱由來： Gate 的「金屬」、絕緣層的「氧化物」、通道的「半導體」三層結構。現代多用多晶矽（poly-Si）取代金屬，但 MOSFET 名稱保留。

三、MOSFET 的工作原理

NMOS 增強型的「通道形成」

沒加閘極電壓時

P 型基板，N+ 源極與汲極之間是「P 區」，等於兩個反向 PN 接面 → 不導通。

加正閘極電壓 V_GS > 0

正電壓吸引基板中的電子到表面，靠近氧化層。電子聚集形成「反轉層（Inversion Layer）」=「N 通道」。

閘極電壓「創造」了一條 N 通道，連接源極與汲極。

V_GS 達到「閾值電壓 V_TH」

通道明顯形成，MOSFET 開始導通。

V_GS > V_TH 越多，通道越「厚」，導通能力越強。

電壓控制：高輸入阻抗

關鍵：閘極與通道間有「氧化層」絕緣！ 閘極不流入電流（DC 時），因此輸入阻抗極高（10¹² Ω 以上）。

與 BJT 對比：BJT 用電流控制（I_B），MOSFET 用電壓控制（V_GS）。

四、MOSFET 的伏安特性

三種工作區

區域	條件	行為
截止（Cut-off）	V_GS < V_TH	通道未形成，I_D ≈ 0
三極/線性區	V_DS < V_GS - V_TH	像可變電阻
飽和區	V_DS ≥ V_GS - V_TH	I_D 飽和，受 V_GS 控制

公式（NMOS 增強型）

三極區（Linear/Triode）

$$I_D = \mu_n C_{ox} \frac{W}{L} \left[ (V_{GS} - V_{TH}) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

當 V_DS 很小（< 100 mV）：

$$I_D ≈ \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH}) V_{DS}$$

行為像「可變電阻」，等效 R_DS：

$$R_{DS(on)} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})}$$

數位電路、開關用：MOSFET 全開 → V_DS 很小 → 像低電阻。

飽和區（Saturation）

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS})$$

I_D 主要由 V_GS 控制，V_DS 影響很小。

線性放大器用此區。

跨導 g_m

$$g_m = \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH}) = \sqrt{2 \mu_n C_{ox} \frac{W}{L} I_D}$$

與 BJT 的 g_m = I_C/V_T 不同：MOSFET 的 g_m 與電流的「平方根」成正比。同樣電流下，MOSFET g_m 通常比 BJT 小，因此線性放大時增益較低。

五、NMOS 與 PMOS 對偶

屬性	NMOS	PMOS
通道載子	電子	電洞
閘極電壓開啟	V_GS > V_TH (正)	V_GS < V_TH (負)
載子遷移率	µ_n（高，~ 1350 cm²/V·s）	µ_p（低，~ 480 cm²/V·s）
同尺寸 g_m	較高	較低（約 1/2.5）
Source 接	通常 GND	通常 VDD
適合下拉	✓	✗
適合上拉	✗	✓

CMOS 互補

把 NMOS 與 PMOS 一起用，就是CMOS（Complementary MOS）： - NMOS 拉低，PMOS 拉高 - 靜態無電流（無功耗） - 數位邏輯主流（CPU 內部都是 CMOS）

六、MOSFET 的兩大應用

A. 開關（最常見）

讓 MOSFET 在「截止 ↔ 完全導通」之間切換。

1. NMOS 低端開關（Low-Side Switch）

最簡單，負載接在 +V 與汲極之間：

   +V
    │
  [LOAD]
    │
    D
    │
G──┤ NMOS
    │
    S
    │
   GND

控制：
- V_GS = 0 → 截止 → 開關開
- V_GS > V_TH → 導通 → 開關閉合

2. PMOS 高端開關（High-Side Switch）

負載接在汲極與 GND 之間：

   +V
    │
    S
    │
G──┤ PMOS
    │
    D
    │
  [LOAD]
    │
   GND

控制：
- V_GS = 0 → 導通（V_S > V_G）→ 開關閉合
- V_GS = V_DD → 截止 → 開關開

通常需要「level shifter」讓 MCU 3.3V 控制能拉高到 V_DD。

B. 線性放大器（較少用）

MOSFET 線性放大特性比 BJT 差（g_m 較低），但仍用於： - 數位類比混合的射頻放大 - 音響功率放大（如 MOSFET HiFi） - 積體電路內部的差分對

七、Logic Level MOSFET

重要概念：Logic Level（邏輯位準）MOSFET 是專門為「3.3V/5V MCU 直接驅動」設計。

一般 MOSFET vs Logic Level

規格	一般 MOSFET	Logic Level MOSFET
V_GS(th)	2–4 V	0.5–1.5 V
V_GS 全開	10 V	4.5 V
適合驅動	12V 邏輯	3.3V/5V MCU

⚠️ 經典坑：用 IRF540（一般）給 5V MCU 驅動 → V_GS=5V 還沒完全打開，R_DS(on) 大、發熱、效率差。改用 IRLZ44 或 IRF3205 等「Logic Level」即可。

經典型號

NMOS Logic Level

IRLZ44N：55V/47A，V_GS(th) = 1–2V
IRLB3034：40V/195A
2N7000 / 2N7002（SMD）：60V/200mA，常用於小信號開關
AO3400（SOT-23）：30V/5.7A，超流行的小型 NMOS
STP55NF06L：60V/55A

PMOS Logic Level

IRF9540：100V/19A（一般）
IRLML6402：20V/3.7A，SOT-23 邏輯位準
AO3401（SOT-23）：30V/4.2A，超流行小型 PMOS

大電流功率 MOSFET

IRFP260N：200V/50A
IPP60R190：600V/19A（高壓）

八、MOSFET 的關鍵規格

1. V_DS(max)

汲源最大耐壓。降額 30–50% 使用。

2. V_GS(max)

閘源最大電壓（典型 ±20V）。 ESD 容易破壞氧化層，超過會永久損壞。

3. V_GS(th)（閾值電壓）

通道開始形成的電壓。

4. R_DS(on)

完全導通時的等效電阻。 選擇開關 MOSFET 最重要的參數。

導通損耗：

$$P = I^2 \times R_{DS(on)}$$

5. I_D(max)

連續最大汲極電流。

6. I_DM

脈衝最大電流（短時間）。

7. P_D(max)

最大功耗，與散熱條件關聯。

8. Q_g（閘極電荷）

驅動閘極所需電荷。影響開關速度與驅動損耗：

$$P_{drive} = Q_g \times V_{drive} \times f$$

高頻開關時，Q_g 是效率關鍵。

9. C_iss / C_oss / C_rss

寄生電容： - C_iss（輸入）：影響開關速度與驅動需求 - C_oss（輸出）：影響軟開關、振鈴 - C_rss（反饋/Miller）：影響開關速度與 EMI

10. 開關時間（t_d, t_r, t_f, t_off）

延遲、上升、下降、關閉時間。

11. 安全工作區（SOA）

電壓-電流-時間的安全範圍圖（datasheet 上）。

12. 體二極體（Body Diode）

Source 與 Drain 間有寄生二極體： - NMOS：D → S（順向是 Drain 較高時） - PMOS：S → D - 用於同步整流、橋式電路

九、MOSFET 開關設計範例

例 1：NMOS 控制 LED 燈條

12V LED 燈條 1A，MCU 3.3V 控制：

選 AO3400（30V/5.7A，邏輯位準）：

   +12V
    │
  [LED燈條]
    │
    D
    │
G──[100Ω]── MCU GPIO
    │ │
    │ ├─[10kΩ Pull-down]
    S │
    │ │
   GND└── GND

設計重點： - 100Ω 限制 Gate 充電電流（保護 MCU、抑制振鈴） - 10kΩ Pull-down 確保 MCU 重啟時 MOSFET 關閉 - I_D = 1A, R_DS(on) ≈ 30 mΩ → P = 30 mW（幾乎不發熱）

例 2：PMOS 高端開關（電源控制）

12V 系統，要用 MCU 控制電源開關（電池供電裝置常見）：

   12V (BAT)
    │
    S
    │
G──┤ PMOS (AO3401)
    │
    D
    │
  [LOAD]
    │
   GND

Gate 控制：
   12V ──[100kΩ]──┬── G
                   │
                  [Q] NMOS
                   │
                  GND
                   │
                MCU GPIO

MCU 拉高 NMOS → PMOS 的 G 拉低 → PMOS 導通 → 負載通電。 MCU 拉低 → PMOS 的 G 由 100k 拉高（= 12V）→ PMOS 截止 → 負載斷電。

例 3：H 橋（H-Bridge）

控制直流馬達正反轉的經典電路：

      +V
   ┌───┴───┐
   │       │
  [Q1]    [Q3]   (PMOS 上管)
   │       │
   ├──A    │
   │       │
   ├───────┤
   │       │
   ├      ──B
   │       │
  [Q2]    [Q4]   (NMOS 下管)
   │       │
   └───┬───┘
      GND

      A     B
馬達: ─[M]─

正轉：Q1, Q4 ON, Q2, Q3 OFF
反轉：Q3, Q2 ON, Q1, Q4 OFF

注意：Q1/Q2 不可同時 ON（短路！），同 Q3/Q4。通常用「死區時間」（dead time）保護。

十、Gate 驅動的細節

為什麼要 Gate Driver？

MOSFET 的 Gate 雖然是「電壓控制」，但有大電容（C_iss）。高頻切換時，要瞬間給 / 拿走電荷：

$$I = C \frac{dV}{dt}$$

例：C_iss = 1 nF，要 10 ns 內從 0 升到 12V：

$$I = 10^{-9} \times \frac{12}{10^{-8}} = 1.2 \text{ A}$$

MCU 無法直接驅動！需要專用「Gate Driver IC」。

常見 Gate Driver IC

TC4427/TC4428：低端，2A 驅動能力
MIC4423：3A
IR2110：高端 + 低端（半橋），需 bootstrap
UCC27517：高速 SiC/GaN 友善

Bootstrap 電路（高端 NMOS 驅動）

NMOS 高端驅動需要 Gate 比 Source 高 V_GS，但 Source 是 12V 不是 GND，所以 Gate 要 12 + 10 = 22V！

解方：bootstrap 電容 + 二極體：

(細節在 03-中級篇/05-電源供應器設計.md)

十一、MOSFET 散熱

損耗來源

1. 導通損耗

$$P_{cond} = I^2 \times R_{DS(on)}$$

2. 開關損耗

$$P_{sw} = \frac{1}{2} V_{DS} \times I \times (t_r + t_f) \times f$$

3. 閘極驅動損耗

$$P_{gate} = Q_g \times V_{GS} \times f$$

4. 體二極體損耗（如果用到）

散熱計算

接面溫度：

$$T_J = T_A + (R_{\theta JC} + R_{\theta CS} + R_{\theta SA}) \times P$$

R_θJC：接面到外殼 R_θCS：外殼到散熱片（界面材料） R_θSA：散熱片到空氣

接面溫度不可超過最大值（一般 150°C）。

十二、JFET 簡介

JFET 是另一類 FET，與 MOSFET 對偶但較少用：

結構：在通道兩側加 PN 接面，反向偏壓「縮小」通道
空乏型：無 V_GS 時通道存在，要負電壓「關閉」
沒有絕緣層，閘極有微小漏電（幾 nA）
雜訊比 MOSFET 低
用於：高阻抗輸入電路（量測前端）、低雜訊放大器

經典型號：2N5457（N-JFET）、J310（高頻）。

十三、寬能隙半導體（SiC、GaN）

新世代 MOSFET：

SiC（碳化矽）MOSFET

高耐壓（650V–1700V）
高溫工作（200°C+）
用於：電動車、太陽能逆變器、工業電源

GaN（氮化鎵）HEMT

高頻（MHz 級開關）
低 R_DS(on)
用於：高效率電源（GaN 充電器小且強）、5G

十四、ESD 注意事項

MOSFET 的氧化層極薄（5 nm 以下），對靜電極敏感：

50V 靜電就可能擊穿
操作前接觸接地金屬釋放靜電
戴 ESD 手環
使用防靜電袋包裝
存放時引腳短接（避免端點間電位差）

十五、本章總結

✅ 您應該掌握：

[x] MOSFET 結構：D, S, G, B（NMOS / PMOS）
[x] 工作原理：V_GS 控制通道形成（電壓控制）
[x] 三個區域：截止、三極區、飽和區
[x] 關鍵參數：V_TH, R_DS(on), Q_g, V_DS(max)
[x] Logic Level MOSFET 的重要性
[x] NMOS 低端 vs PMOS 高端開關
[x] H 橋、Gate Driver 概念
[x] 損耗與散熱計算

自我檢測

NMOS 的 V_GS = 0 時是 ON 還是 OFF？（增強型）
R_DS(on) = 50 mΩ 通過 5A 電流，每秒消耗多少能量？
為什麼 5V MCU 不能直接驅動一般功率 MOSFET？
PMOS 適合做高端還是低端開關？為什麼？
5V 系統中要切換 100W 負載，選 IRF540 與 IRLZ44 哪個對？
C_iss = 2 nF 的 MOSFET 在 100 kHz 切換，閘極驅動電流大約？

解答

OFF（增強型 V_GS=0 通道未形成）
P = I²R = 25 × 0.05 = 1.25 W
一般 MOSFET 需 10V V_GS 才完全打開，5V 時 R_DS(on) 很大導致發熱
高端。因為 PMOS 的 Source 接 V_DD，Gate 拉到 GND 即可導通（控制簡單）
IRLZ44（Logic Level，5V V_GS 即完全打開）
I = C·dV/dt = 2nF × 10V / 上升時間。若 t_r = 50 ns，I_peak = 0.4 A；平均較小

08-變壓器.md — 變壓器的原理與應用。