• 2010:UC Berkeley Par Lab 需要一個可自由使用、修改、發表的 ISA 供研究與教學,Krste Asanović、Andrew Waterman、Yunsup Lee 與 David Patterson 啟動第五代 Berkeley RISC 計畫——RISC-V(“five”)。

• 2011:公開第一版使用者層 ISA;2014:凍結 RV32I/RV64I 基礎集——基礎集永不再變,軟體投資永遠有效。

• 2015:成立 RISC-V Foundation(2020 年遷冊瑞士、更名 RISC-V International),以會員制治理規格的批准(ratification)。

• 任何公司、學校、個人都可以免費實作、販售 RISC-V 處理器,無需授權合約——這與 x86(封閉)、Arm(授權費+權利金)形成根本差異。

模組化:小基礎 + 選配擴展

x86/Arm 的指令集隨年代不斷膨脹,所有實作都得背負全部歷史。RISC-V 反其道:

基礎整數指令集

RV32I 小到什麼程度?40 條指令、六種格式、無旗標、無條件碼——一名學生可以在一學期內以 Verilog 完整實作(第三部將證明這一點),卻足以支撐完整的編譯器目標與作業系統。

標準擴展

命名法:RV32IMAC = RV32I + M + A + C;G = IMAFD + Zicsr + Zifencei(“General”),故 RV64GC 是 Linux 級應用處理器的代名詞。設定檔(Profiles,如 RVA23)進一步規定應用處理器必備的擴展組合,保證軟體相容性。

程式設計師模型(RV32I)

• x0 恆零是 RISC 經典技巧:許多操作免專用指令——mv=addi rd,rs,0、nop=addi x0,x0,0、neg rd,rs=sub rd,x0,rs、丟棄結果=寫入 x0。

• PC 不是通用暫存器(對比 Arm32 的 r15):讀取 PC 用 auipc,控制轉移只經分支/跳躍指令——微結構因此不必監控「任何指令都可能改 PC」。

• 沒有旗標暫存器:比較與分支合一;多字加法的進位以 sltu 求得。所有指令的相依關係都顯式地經由暫存器——對管線、超純量、編譯器都是好消息(第 12、14 章)。

• hart(hardware thread):規格用語,一個硬體執行緒=一套暫存器+PC。多核=多 hart。

記憶體模型

• 位址空間 \(2^{32}\) 位元組,小端序(第 10 章);

• 載入/儲存粒度:位元組(b)、半字(h,2B)、字(w,4B);

• 未對齊存取:規格允許(可由硬體或陷阱模擬),但效能不保證;

• I/O 採記憶體映射(第 7 章);

• 多 hart 的記憶體序為弱序 RVWMO,同步靠 fence 與 A 擴展(第 16 章)。

生態系現況

• 軟體:GCC/LLVM、Linux、glibc/musl、QEMU、OpenSBI/U-Boot 均已上游支援;

• 開源硬體:Rocket/BOOM(Chisel)、PicoRV32、VexRiscv、CVA6、Ibex——閱讀它們是絕佳的進階教材;

• 商用:SiFive、Andes(晶心)、平頭哥玄鐵、Ventana、Tenstorrent 等;出貨量最大宗是嵌入式控制核心(硬碟、GPU、基頻內的管理核),應用處理器與 AI 加速器快速成長;

• 工具:Spike(黃金參考模擬器)、riscv-tests(相容性測試,第 26 章將借用其思想)、riscof。

本章重點回顧

複習問題

1. 「開放 ISA」開放的是什麼、不是什麼?與 Arm 授權模式的差異?

2. RV32IMAC、RV64GC 各包含哪些模組?

3. x0 恆零帶來哪些好處?舉出三個利用 x0 合成的偽指令。

4. RISC-V 為何不設旗標暫存器?這對管線設計有何影響?

5. RV32E 與 RV32I 的差異?各適合什麼場景?

6. 什麼是 hart?單核雙執行緒(SMT)的處理器有幾個 hart?