ch07 input output
⬇ 下载計算機組織與 RISC-V CPU 設計 輸入/輸出 計算機組織與 RISC-V CPU 設計 · 第 7 章 輸入/輸出 I/O 模組 / 程式化 I/O / 中斷驅動 I/O / DMA / I/O 通道與外部介面 摘要 I/O 是計算機三大子系統中最「雜」的一塊: 週邊裝置種類繁多︑速度差異可達九個數量 級︑資料格式各異︒本章說明為何需要 I/O 模組作為週邊與系統之間的中介, 然後依「處理 器介入程度遞減」的順序, 詳述三種 I
相关文章
Computer organization and arch WILLIAM STALLINGS 2084 copy
INTERNATIONAL EDITION SIXTH EDITION Computer Organization Architecture DESIGNING FOR PERFORMANCE William Stallings
阅读文章 →ch00 env
計算機組織與 RISC-V CPU 設計 測試章節 計算機組織與 RISC-V CPU 設計 · 第 0 章 編譯環境測試 LaT eX +中文 + TikZ + listings 1 中文測試 這是一段繁體中文測試文字, 包含粗體與斜體︒數學:f (x) = ∑31 i=0 bi2i︒ 重點觀念 重點框測試:RISC-V 是開放的指令集架構︒ 1 addi x1, x0, 10 # x1 = 10 2 add x2, x1, x1 #
阅读文章 →ch01 introduction
計算機組織與 RISC-V CPU 設計 計算機組織與結構導論 計算機組織與 RISC-V CPU 設計 · 第 1 章 計算機組織與結構導論 Organization and Architecture / 結構化描述方法 / 計算機的功能與結構 摘要 本章為整套教材的起點︒我們首先釐清「計算機結構 (Architecture)」與「計算機組織 (Organization)」這兩個核心術語的差異 , 接著以階層式系統的觀點 , 說明如何
阅读文章 →ch02 evolution performance
計算機組織與 RISC-V CPU 設計 計算機演進與效能設計 計算機組織與 RISC-V CPU 設計 · 第 2 章 計算機演進與效能設計 計算機簡史 / 摩爾定律 / 效能平衡 / 效能量測與 Amdahl 定律 摘要 本章回顧計算機的演進歷史——從 ENIAC 與von Neumann的IAS 機器, 經電晶體︑積 體電路, 到微處理器與現代多核心時代; 並說明貫穿全書的核心議題: 效能設計︒我們將介紹 摩爾定律及其影響︑處理器
阅读文章 →ch03 system bus
計算機組織與 RISC-V CPU 設計 計算機功能與匯流排互連 計算機組織與 RISC-V CPU 設計 · 第 3 章 計算機功能與匯流排互連 指令週期 / 中斷 / 互連結構 / 匯流排設計 摘要 本章從頂層視角檢視計算機的功能與互連︒首先詳述 指令週期: 提取 (fetch) 與執行 (execute) 兩大階段, 以及中斷機制如何讓處理器與緩慢的 I/O 裝置有效並行︒接著討論三大 模組(CPU︑記憶體︑I/O) 之間必須傳遞
阅读文章 →ch04 cache
計算機組織與 RISC-V CPU 設計 快取記憶體 計算機組織與 RISC-V CPU 設計 · 第 4 章 快取記憶體 記憶體階層 / 區域性原理 / 映射方式 / 替換與寫入策略 / 多層快取 摘要 記憶體系統的設計目標是「以接近最便宜技術的單位成本 , 提供接近最昂貴技術的存取 速度」, 而達成此目標的關鍵就是 記憶體階層 與快取 (cache)︒本章先建立記憶體系統的特 徵框架 (容量︑存取時間︑傳輸率等), 說明階層為何有效
阅读文章 →